El flip-flop de tipo set/reset, se activa (set) a un estado de alto en el lado Q, por medio de una señal de "set", y se mantiene en ese valor, hasta que se desactiva a una señal baja, por medio de una entrada en el lado de reset. Esto se puede implementar como el latch de puerta NAND o el latch de puerta NOR, y tambien como versión con pulso de clock (sincronizado).

Una desventaja del flip-flop S/R, es que las entradas S=R=0 da un resultado ambiguo y debe evitarse. El flip-flop J-K consigue superar este problema.